绪论 单元测试
1、多选题：学习EDA技术这门课程的具体要求是（ ）
A:较好地掌握应用EDA技术进行系统设计开发的方法，具备应用EDA技术进行综合性数字系统设计的初步能力，经过后续的综合应用实践，能够从事FPGA的设计与开发、SOPC的设计与开发以及ASIC的前端设计等工作。
B:掌握EDA技术的基本概念、基础知识；了解FPGA/CPLD的结构、工作原理、性能指标及应用选择；熟练掌握硬件描述语言VHDL的编程；熟练掌握EDA技术的开发软件及EDA实验开发系统的使用。
C:初步掌握基于FPGA的VLSI系统设计与实现的方法和技术，具备分析、解决实际问题的能力，具有较强的专业实践能力和创新能力。
正确答案:【较好地掌握应用EDA技术进行系统设计开发的方法，具备应用EDA技术进行综合性数字系统设计的初步能力，经过后续的综合应用实践，能够从事FPGA的设计与开发、SOPC的设计与开发以及ASIC的前端设计等工作。;掌握EDA技术的基本概念、基础知识；了解FPGA/CPLD的结构、工作原理、性能指标及应用选择；熟练掌握硬件描述语言VHDL的编程；熟练掌握EDA技术的开发软件及EDA实验开发系统的使用。;初步掌握基于FPGA的VLSI系统设计与实现的方法和技术，具备分析、解决实际问题的能力，具有较强的专业实践能力和创新能力。】
2、多选题：学习EDA技术这门课程，我们希望达到的学习目标是（ ）
A:基本掌握ASIC的前端设计与开发
B:掌握一种硬件描述语言VHDL
C:熟悉FPGA的设计与开发
D:基本掌握SOC的设计与开发方法
E:基本掌握ASIC的后端设计与开发
F:基本掌握SOPC的设计与开发方法
正确答案:【基本掌握ASIC的前端设计与开发;掌握一种硬件描述语言VHDL;熟悉FPGA的设计与开发;基本掌握SOPC的设计与开发方法】
3、多选题：EDA技术课程的学习要点是（ ）
A:抓住一个重点(硬件描述语言编程)
B:运用四种手段（案例分析、应用设计、线上学习、上机实践)
C:掌握两个工具(FPGA/CPLD开发软件、EDA实验开发系统的使用)
D:以课题为中心，以研究式教学为主要形式
E:采用五个结合(边学边用相结合、边用边学相结合、理论与实践相结合、线上与线下相结合、课内与课外相结合)
正确答案:【抓住一个重点(硬件描述语言编程);运用四种手段（案例分析、应用设计、线上学习、上机实践);掌握两个工具(FPGA/CPLD开发软件、EDA实验开发系统的使用);以课题为中心，以研究式教学为主要形式;采用五个结合(边学边用相结合、边用边学相结合、理论与实践相结合、线上与线下相结合、课内与课外相结合)】
第一章 单元测试
1、单选题：EDA的中文含义是（ ）
A:计算机辅助工程设计
B:计算机辅助设计
C:电子设计自动化
正确答案:【电子设计自动化】
2、判断题：狭义的EDA技术，就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。
A:错
B:对
正确答案:【对】
3、多选题：EDA技术基础主要包括的内容有（ ）
A:开发软件工具
B:硬件描述语言
C:大规模可编程逻辑器件
D:实验开发系统
正确答案:【开发软件工具;硬件描述语言;大规模可编程逻辑器件;实验开发系统】
4、多选题：IEEE的工业标准硬件描述语言包括（ ）
A:ABEL
B:Verilog
C:VHDL
正确答案:【Verilog;VHDL】
5、多选题：Quartus Ⅱ是Altera公司推出的EDA软件工具，该软件在实际应用开发方面的用途有（ ）
A:与SOPC Builder结合，进行SOPC系统开发
B:进行FPGA/CPLD的开发
C:与MATLAB和DSP Builder结合可以进行基于FPGA的DSP系统开发
正确答案:【与SOPC Builder结合，进行SOPC系统开发;进行FPGA/CPLD的开发;与MATLAB和DSP Builder结合可以进行基于FPGA的DSP系统开发】
6、单选题：将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程，称为（ ）
A:编程下载
B:逻辑适配
C:逻辑综合
D:逻辑编译
正确答案:【逻辑综合】
7、单选题：在ASIC设计中，常利用FPGA对系统的设计进行功能检测，通过后再将其VHDL设计以ASIC形式实现，这一过程称为（ ）
A:编程下载
B:硬件测试
C:硬件仿真
正确答案:【硬件仿真】
8、判断题：用Altera公司的Quartus II开发的、基于Nios Ⅱ CPU内核的SOPC的设计，包括硬件的设计开发和软件的设计开发两个方面。
A:对
B:错
正确答案:【对】
9、判断题：将IC的有关设计文件交给专业的芯片生产厂家，通过一系列工艺步骤制造芯片过程，称之为流片。
A:对
B:错
正确答案:【对】
10、判断题：基于EDA技术的系统设计与实现相关研究，主要是与课题设计与开发有关的数字信号处理、 数字图像处理、 工业智能控制、 网络通信控制、 数字家电控制等基础理论、实现算法和系统仿真等研究，重点是实现算法的设计、选择和仿真。
A:对
B:错
正确答案:【对】
11、多选题：开展EDA技术研究性教学，除了可提高学生的学习兴趣，改变学生的学习方法，转变学生的学习风气；提高学生获取知识的能力，提高学生分析问题的能力，培养良好的科研素养外，还可达到如下主要效果（ ）
A:可全面提高学生的综合应用能力、实践动手能力、创新创业能力和就业核心竞争力。
B:可熟练地掌握EDA技术的基础理论、基本方法、基本技巧、调试方法和调试技巧。
C:可熟练地掌握基于EDA技术的系统设计开发课题相关的基础理论、基本方法、基本技巧。
正确答案:【可全面提高学生的综合应用能力、实践动手能力、创新创业能力和就业核心竞争力。;可熟练地掌握EDA技术的基础理论、基本方法、基本技巧、调试方法和调试技巧。;可熟练地掌握基于EDA技术的系统设计开发课题相关的基础理论、基本方法、基本技巧。】
第二章 单元测试
1、单选题：在元件例化时，下列语句中能正确表示将某元件的端口A端口与系统中其他模块的端口S关联起来的是（ ）
A:S=>A
B:S=A
C:A=>S
D:A=S
正确答案:【A=>S】
2、单选题：已知标号为U1的元件MYNAND2的输入端口为A和B，输出端口为Y，现要用MYNAND2例化产生一个新的系统（A1、B1为输入端口、Y1为输出端口），要求MYNAND2的A与系统的A1关联，B与系统的B1关联，Y与系统的Y1关联，下列端口映射语句语法正确的是（ ）
A:U1: MYNAND2 PORT (A=>A1,B=>B1,Y=>Y1)
B:U1: MYNAND2 PORT MAP(A=A1,B=B1,Y=Y1)
C:U1: MYNAND2 MAP(A=>A1,B=>B1,Y=>Y1)
D:U1: MYNAND2 PORT MAP(A=>A1,B=>B1,Y=>Y1)
正确答案:【U1: MYNAND2 PORT MAP(A=>A1,B=>B1,Y=>Y1)】
3、判断题：STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包的区别是，STD_LOGIC_SIGNED中定义的运算符考虑到了符号，是有符号数的运算，而STD_LOGIC_UNSIGNED则正好相反。
A:对
B:错
正确答案:【对】
4、判断题：STANDARD程序包中定义了许多基本的数据类型、子类型和函数，该程序包可以不用USE语句另作声明。
A:错
B:对
正确答案:【对】
5、判断题：TEXTIO程序包定义了支持文本文件操作的许多类型和子程序。该程序包可以不用USE语句另做声明。
A:对
B:错
正确答案:【错】
6、多选题：程序包（ ）重载了可用于INTEGER型及STD_LOGIC和STD_ LOGIC_VECTOR型混合运算的运算符，并定义了一个由STD_LOGIC_VECTOR型到INTEGER型的转换函数。
A:STD_LOGIC_UNSIGNED
B:STD_LOGIC_SIGNED
C:STD_LOGIC_ARITH
D:STD_LOGIC_1164
正确答案:【STD_LOGIC_UNSIGNED;STD_LOGIC_SIGNED】
7、单选题：在实际的数字集成电路中，（ ）端口模式相当于双向引脚，它由一个普通输出端口(OUT)加入三态输出缓冲器和输入缓冲器构成的。
A:IN
B:BUFFER
C:OUT
D:INOUT
正确答案:【INOUT】
8、单选题：每个实体可以有多个结构体，每个结构体对应着实体不同结构和算法实现方案。对于具有多个结构体的实体，必须用（ ）配置语句指明用于综合的结构体和用于仿真的结构体。
A:CONFIGURATION
B:ENTITY
C:CONSTANT
D:ARCHITECTURE
正确答案:【CONFIGURATION】
9、判断题：类属参量常用来动态规定一个实体端口的大小，或设计实体的物理特性，或结构体中的总线宽度，或设计实体中、底层中同种元件的例化数量等。
A:对
B:错
正确答案:【对】
10、单选题：CLK’EVENT AND CLK=’1’表示CLK的 ( )
A:高电平
B:低电平
C:上升沿
D:下降沿
正确答案:【上升沿】
11、单选题：若某端口定义为“CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);”，则CQ的数据类型为（ ）
A:常量
B:信号
C:1位的标准逻辑位矢量
D:4位的标准逻辑位矢量
正确答案:【4位的标准逻辑位矢量】
12、判断题：对于共阴极接法的七段数码显示管，如果显示码为0000110，那么在数码管上会显示数字1。
A:错
B:对
正确答案:【对】
13、判断题：对于共阳极接法的七段数码显示管，要想在数码管上显示数字3，那么其显示码应为0100111。
A:错
B:对
正确答案:【错】
14、判断题：在数据动态扫描显示电路DTCNT9999的程序设计中，输出端口COM的作用是控制数码管是否有效；输出端口SEG的作用是控制数码管显示的数字。
A:对
B:错
正确答案:【对】
15、判断题：EDA仿真测试程序，核心功能部分，一般包括两个部分：① 根据测试的各种要求，通过各种赋值语句给被测试系统提供各种测试输入信号；② 通过元件例化语句建立被测试系统与测试平台内输入信号和输出信号的映射关系。
A:错
B:对
正确答案:【对】
16、判断题：测试平台的设计实体说明，由于没有有关的类属说明和端口说明，所以可以省略不写。
A:错
B:对
正确答案:【错】
17、判断题：由于先有新的操作系统，再有基于该操作系统开发的各种EDA专业软件，因此操作系统的选择应尽量选择低些的版本。
A:对
B:错
正确答案:【对】
18、多选题：授权方式一般有（ ）
A:浮动授权
B:固定授权
C:评估授权
正确答案:【浮动授权;固定授权;评估授权】
19、判断题：芯片的管脚锁定就是将设计实体的管脚与目标芯片特定的可输入输出管脚建立一一映射的过程。它包括两个方面：一是需设定未用的管脚；二是根据需要进行管脚的锁定。
A:对
B:错
正确答案:【对】
20、判断题：Quartus Ⅱ软件工程实现设置主要包括指定目标器件、编译过程设置、EDA工具选择、逻辑分析与逻辑综合设置、逻辑适配设置、仿真设置等。
A:错
B:对
正确答案:【对】
21、判断题：对含有多个模块多个层次的设计与测试，通常按照自底向上的方法进行设计与测试，也就是先进行低层次各模块的设计与测试，待低层次各模块的设计与测试完毕后再进行顶层模块的设计与测试。
A:对
B:错
正确答案:【对】
22、判断题：决定仿真运行时间的长短和时钟信号的最高频率的两个参数分别是仿真运行时长和波形文件最小时间单位。
A:对
B:错
正确答案:【对】
23、判断题：如果已经新建了波形文件，但是进行仿真操作时却提示找不到仿真文件，可能的原因是：（1）波形文件未存盘；（2）波形文件未存入指定工程目录下。
A:对
B:错
正确答案:【对】
24、判断题：锁定引脚后不必再编译一次，即可将引脚锁定信息应用到最终的下载文件中。
A:错
B:对
正确答案:【错】
25、判断题：原理图设计的主要操作有：添加元件、移动元件、添加连线、添加网络名、添加输入/输出端口。
A:对
B:错
正确答案:【对】
26、判断题：在Quartus Ⅱ的主菜单下，执行【Tools】→【Run Simulation Tool】命令，可以进入进行RTL仿真和门级仿真的操作界面。
A:错
B:对
正确答案:【对】
27、判断题：英文“Gate Level Simulation”表示是门级仿真。
A:对
B:错
正确答案:【对】
28、判断题：Nios Ⅱ处理器系列包括了快速的(Nios Ⅱ/f)、经济的(Nios Ⅱ/e)和标准的(Nios Ⅱ/s)三种内核，每种都针对不同的性能范围和成本。
A:对
B:错
正确答案:【对】
29、单选题：在进行管脚锁定时，要想建立变化的I/O资源与特定的芯片管脚编号的联系，包括的步骤有：①变化的I/O资源；②电路结构图；③插座号；④管脚对照表；⑤特定的芯片管脚号。管脚锁定实现步骤的先后顺序为（ ）
A:⑤④③②①
B:②①③⑤④
C:①②③④⑤
D:③④①②⑤
正确答案:【①②③④⑤】
第三章 单元测试
1、多选题：比较常用硬件描述语言有（ ）
A:VHDL
B:C++
C:Verilog HDL
D:ABEL
正确答案:【VHDL;Verilog HDL;ABEL】
2、判断题：VHDL对设计的描述具有相对独立性，因此设计者可以不懂硬件的结构，也不必管最终设计的目标器件是什么。
A:对
B:错
正确答案:【对】
3、判断题：对于VHDL的编译器和综合器来说，程序文字的大小写是不加区分的。
A:错
B:对
正确答案:【对】
4、判断题：VHDL作为一种硬件描述语言，其所有语句经过逻辑综合后都会变成对应的硬件电路。
A:错
B:对
正确答案:【错】
5、单选题：下列数制基数表示的文字中表示十六进制数的是（ ）
A:16#E#E1
B:10#16#
C:2#1111_1110#
正确答案:【16#E#E1】
6、判断题：在下标段的定义中，TO表示数组下标序列由低到高，，而DOWNTO表示数组下标序列由高到低。
A:对
B:错
正确答案:【对】
7、判断题：虽然VHDL仿真器允许变量和信号设置初始值，但在实际应用中，VHDL综合器并不会把这些信息综合进去。
A:错
B:对
正确答案:【对】
8、单选题：从硬件电路系统来看，（ ）相当于当前层次中各模块之间的连线以及上面的值。
A:信号
B:常量
C:变量
正确答案:【信号】
9、判断题：信号的使用和定义范围是实体、进程、子程序、结构体和程序包。
A:对
B:错
正确答案:【错】
10、判断题：STD_LOGIC_VECTOR数据类型的数据对象赋值的原则是：同位宽、同数据类型的矢量间才能进行赋值。
A:对
B:错
正确答案:【对】
11、判断题：由于标准逻辑位数据类型的多值性，在条件语句中，如果未考虑到STD_LOGIC的所有可能的取值情况，综合器可能会插入不希望的锁存器。
A:对
B:错
正确答案:【对】
12、判断题：对于数据类型不同的参量需要进行相互作用和传递时，首先必须进行数据类型的转换，这是因为VHDL是一种强类型语言，要求各种数据类型相同的参量，才能相互作用和传递。
A:错
B:对
正确答案:【对】
13、判断题：类型转换函数方式，就是通过定义一个数据类型转换函数，将属于某种数据类型的数据对象转换成属于另一种数据类型的数据对象。
A:错
B:对
正确答案:【对】
14、多选题：VHDL语言操作符的种类包括（ ）
A:关系操作符
B:符号操作符
C:逻辑操作符
D:算术操作符
正确答案:【关系操作符;符号操作符;逻辑操作符;算术操作符】
15、单选题：下列符号中表示逻辑左移的是（ ）
A:SRL
B:ROL
C:MOD
D:SLL
正确答案:【SLL】
16、多选题：下列属于变量赋值的特点的是（ ）
A:具有全局性特征
B:赋值过程总是有某种延时
C:具有局部特征
D:赋值过程立即发生
正确答案:【具有局部特征;赋值过程立即发生】
17、判断题：信号赋值目标 := 赋值源；其中冒号加等号（:=）作为一个整体，称之为信号赋值符号。
A:错
B:对
正确答案:【错】
18、判断题：变量赋值目标<= 赋值源；其中指向左边的双箭头(<=）作为一个整体，称之为变量赋值符号。
A:错
B:对
正确答案:【错】
19、单选题：下列不属于顺序语句的是（ ）
A:变量赋值语句
B:CASE选择语句
C:LOOP循环语句
D:进程语句
正确答案:【进程语句】
20、多选题：下列属于转向控制语句的是（ ）
A:IF条件语句
B:CASE选择语句
C:LOOP循环语句
D:WAIT语句
正确答案:【IF条件语句;CASE选择语句;LOOP循环语句】
21、判断题：IF语句是一种条件语句，它根据语句中所设置的一种或多种条件，有选择地执行指定的顺序语句。
A:错
B:对
正确答案:【对】
22、判断题：CASE选择句中的“=>”不是操作符，它相当于“THEN”的作用。
A:对
B:错
正确答案:【对】
23、多选题：LOOP循环语句的循环方式由（ ）语句控制。
A:EXIT
B:WAIT
C:NEXT
D:CASE
正确答案:【EXIT;NEXT】
24、判断题：一般情况下，只有WAIT UNTIL格式的等待语句可以被综合器接受。
A:错
B:对
正确答案:【对】
25、单选题：敏感信号等待语句是指（ ）
A:WAIT ON 信号表
B:WAIT UNTIL条件表达式
C:WAIT语句
正确答案:【WAIT ON 信号表】
26、单选题：条件等待语句是指（ ）
A:WAIT UNTIL条件表达式
B:WAIT ON 信号表
C:WAIT语句
正确答案:【WAIT UNTIL条件表达式】
如有任何疑问请及时联系QQ 50895809反馈
