2024知到网课 EDA技术（2019秋冬）智慧树答案

绪论 单元测试

1、单选题：EDA的含义是
A:电子系统设计自动化
B:计算机辅助工程
C:计算机辅助设计
D:电子设计自动化
正确答案:【电子设计自动化】

第一章 单元测试

1、单选题：基于硬件描述语言的数字系统设计目前最常用的设计方法是（     ）设计法。
A:自顶向下
B:顶层设计
C:自底向上
D:层次化
正确答案:【自顶向下】

2、单选题：综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。下面关于综合的描述错误的是
A:为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
B:综合是纯软件的转换过程，与器件硬件结构无关。
C:综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。
D:综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；
正确答案:【综合是纯软件的转换过程，与器件硬件结构无关。】

3、单选题：下列哪个流程是基于EDA软件的正确的FPGA / CPLD设计流程
A:原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试
B:原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
C:原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试
D:原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
正确答案:【原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试】

4、单选题：IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为（  ）。
A: 固IP
B: 都不是
C: 软IP
D:硬IP
正确答案:【 软IP】

第二章 单元测试

1、多选题：完整的VHDL设计实体的基本结构包括库、（   ）、（  ）、（  ）四个部分
A:进程
B:实体
C:结构体
D:程序包
正确答案:【实体;
结构体;
程序包】

2、多选题：位类型（BIT）的取值只有两种：（  ）和（  ）。
A:‘Z’
B:‘-’
C:‘1’
D:‘0’
正确答案:【‘1’;
‘0’】

3、多选题：标准逻辑位数据类型STD_LOGIC常用的数值有（  ）、（  ）、（  ）等。
A:‘-’
B:‘Z’
C:‘0’
D:‘1’
正确答案:【‘-’;
‘Z’;
‘0’;
‘1’】

4、单选题：元件例化语句有（  ）条语句构成。该语句用于VHDL层次化设计。
A:2
B:1
C:4
D:3
正确答案:【2】

5、单选题：IF语句和CASE语句是用于描述组合电路最常用的语句。它们用于组合电路的共同特征是都用来描述： A:不完全条件
B:完全条件
C:既可以是完全条件也可以是不完全条件
正确答案:【完全条件】

第三章 单元测试

1、判断题：

完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路。

A:对
B:错
正确答案:【对】

2、判断题：

VHDL的PROCESS是由顺序语句组成的，但其本身却是并行语句。

A:对
B:错
正确答案:【对】

3、单选题：下面对时钟上升沿检测的VHDL描述中，错误的是
A:if clk’event and clk = ‘1’ then
B:if clk’ not stable and  clk = ‘1’ then

C:if falling_edge(clk)   then
D: if clk’event and clk’last value=‘1’ then

正确答案:【if falling_edge(clk)   then 】

4、单选题：进程中的变量赋值语句，其变量更新是
A:立即完成

B:顺序完成
C:以上都不对
D:在进程的结束时完成
正确答案:【立即完成
】

5、单选题：

在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是
A:进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成
B:当前进程中声明的变量不可用于其他进程
C:敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动
D:PROCESS为一无限循环语句
正确答案:【进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成】

第四章 单元测试

1、判断题：JTAG标准接口是用来实现边界扫描测试的国际标准接口，实现测试只需要5个引脚：TDI、TDO、TCLK、TMS、TRST.
A:对
B:错
正确答案:【对】

2、多选题：在实验箱操作时，以下描述哪些是正确的？
A:锁定引脚后要再执行一遍编译操作才能把引脚锁定信息输入目标文件
B:实验箱操作时尽量不要带电拔插，以免造成器件损坏
C:主芯片外接时钟信号的输入引脚最好选择33脚即全局时钟引脚
D:实验箱主芯片的240个管脚都可以供用户使用
E:在编程下载操作前必须先锁定引脚

正确答案:【锁定引脚后要再执行一遍编译操作才能把引脚锁定信息输入目标文件;
实验箱操作时尽量不要带电拔插，以免造成器件损坏;
主芯片外接时钟信号的输入引脚最好选择33脚即全局时钟引脚;
在编程下载操作前必须先锁定引脚
】

3、多选题：设计仿真文件常用的工具有
A:最常用的信号波形工具：时钟信号和计数器信号，以及高低电平”0“、“1”

B:设定仿真时间End Time
C:Zoom工具用来调整波形编辑器展示界面的大小
D:Node  Fider工具用来选择工程需要展示的输入输出节点
正确答案:【最常用的信号波形工具：时钟信号和计数器信号，以及高低电平”0“、“1”

;
设定仿真时间End Time;
Zoom工具用来调整波形编辑器展示界面的大小;
Node  Fider工具用来选择工程需要展示的输入输出节点】

4、单选题：全程编译成功后要观察生成的硬件电路构成可以使用的工具是
A:Pin Planner
B:RTL  Viewer
C:Frogrammer
D:Node Fider
正确答案:【RTL  Viewer】